

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09064308 A

(43) Date of publication of application: 07.03.97

(51) Int. CI

H01L 27/108 H01L 21/8242 G11C 11/401

(21) Application number: 07220032

(22) Date of filing: 29.08.95

(71) Applicant:

HITACHI LTD TEXAS INSTR

JAPAN LTD

(72) Inventor:

ARAI KOJI

KUBOTA NORIAKI

KOMATSUZAKI KATSUO

BUN HIROTOSHI MITANI SHINJI

(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED. To reduce the far and near ends difference of YS line activation, by using the IS region of a subword driver and a sense amplifier, dispersively arranging sense amplifier driving MOSFETs and the like which constitute a sense amplifier driving circuit, and arranging I/O switches and the like which constitute an I/O control circuit.

SOLUTION: Since DWD system is applied to the constitution of a memory array MMAT, an IS region is formed at the intersection of a subword driver SWD and a sense amplifier SA. By using the IS region, sense amplifier driving MOSFETs and the like which constitute a sense amplifier driving circuit SAD can be dispersively arranged, and I/O switches and the like which constitute an I/O control circuit IOC can be arranged. In the sense amplifiers SA which are dispersively long arranged in the row direction, the difference of distance between the part close to the sense amplifier driving MOSFETs on both end sides and the central part distant from the ones are very small. Thereby the far and near ends difference of the YS line

activation can be reduced.

COPYRIGHT: (C) 1997, JPO

en de la companya de la co La companya de la companya

表现,1000年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年,1201年

文献①

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-64308

(43)公開日 平成9年(1997)3月7日

 (51)Int.Cl. 6
 識別記号
 F I

 H01L 27/108
 H01L 27/10
 681
 E

 21/8242
 G11C 11/34
 362
 H

 G11C 11/401
 371
 K

審査請求 未請求 請求項の数4 OL (全8頁)

(21)出願番号 特願平7-220032 (71)出願人 000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地 (71)出願人 390020248 日本テキサス・インスツルメンツ株式会社 東京都港区北青山 3 丁目 6 番12号 青山富 土ビル (72)発明者 荒井 公司 東京都青梅市今井2326番地 株式会社日立 製作所デバイズ開発センタ内 (74)代理人 弁理士 筒井 大和


最終頁に続く

(54)【発明の名称】半導体記憶装置 *

(57)【要約】

【目的】 メモリアレイ構成にDWD方式を用い、YS 線活性化の遠近端差を低減して高速化を図ることができ る半導体記憶装置を提供する。

【構成】 メモリアレイ構成にDWD方式を用い、複数のメモリアレイMMATと、このメモリアレイMMAT の行方向を選択するサブワードドライバSWDおよびメインワードドライバMWDと、列方向を選択するカラムデコーダYDECと、周辺回路などから構成されるDR AMであって、このメモリアレイMMAT0~MMAT7の行方向に分散配置されるサブワードドライバSWDと、列方向に分散配置されるセンスアンプSAとのそれぞれの交点領域に、センスアンプSAを駆動するためのセンスアンプ駆動MOSFETなどからなるセンスアンプ駆動回路SADと、センスアンプSAからのデータを出力するためのI/OスイッチなどからなるI/O制御回路IOCとが配置されている。



2

【特許請求の範囲】

【請求項1】 複数のメインワード線、サブワード線、複数の相補データ線、および前記サブワード線と前記複数の相補データ線との交点に配置される複数のメモリセルを含むメモリアレイを有し、前記サブワード線はサブワードドライバから前記メインワード線を介してメインワードドライバに結合され、また前記相補データ線はセンスアンプに結合されて構成されるワード線階層化構造を用いた半導体記憶装置であって、前記メモリアレイの構成において、このメモリアレイのワード線方向に分散配置される前記サブワードドライバと、前記メモリアレイのデータ線方向に分散配置される前記センスアンプとの複数の交点領域に、前記センスアンプを駆動するためのセンスアンプ駆動回路と、前記センスアンプからのデータを出力するためのI/O制御回路とを配置することを特徴とする半導体記憶装置。

【請求項2】 請求項1記載の半導体記憶装置であって、前記センスアンプ駆動回路を、Nチャネル型MOSFETおよびPチャネル型MOSFETによる回路と、Nチャネル型MOSFETのみによる回路とに分け、こ 20のNチャネル型MOSFETのみによる回路と前記I/O制御回路とを、前記複数の交点領域のうちの同じ交点領域に配置することを特徴とする半導体記憶装置。

【請求項3】 請求項2記載の半導体記憶装置であって、前記複数の交点領域を、前記センスアンプを挟んで第1の交点領域と第2の交点領域とに交互に区別し、前記第1の交点領域には前記センスアンプ駆動回路のNチャネル型MOSFETによる回路を配置し、かつ前記第2の交点領域には前記センスアンプ駆動回路のNチャネル型MOSFETのみ 30による回路と前記I/O制御回路とを配置することを特徴とする半導体記憶装置。

【請求項4】 請求項1、2または3記載の半導体記憶装置であって、前記半導体記憶装置をダイナミック型RAMとして、前記センスアンブ駆動回路にはセンスアンブ駆動MOSFETを含み、かつ前記I/O制御回路にはI/Oスイッチを含むことを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に関し、特にメモリアレイ構成にワード線階層化構造(DWD: Divided Word Driver)を用いたダイナミック型RAM (DRAM) に好適な半導体記憶装置に適用して有効な技術に関する。

[0002]

【従来の技術】たとえば、発明者が検討したところによれば、DRAMのメモリアレイ構成として、SWS (Single Word Shunt)方式があり、このSWS方式によるメモリアレイではその構成上、センスアンプ駆動MOSF 50

电电子控制设计 经工作证券 医甲状腺 医多种

ET、I/Oスイッチはメモリアレイの下部か上部(行方向)、あるいは両方の2箇所に配置されることとなる。

【0003】なお、このようなDRAMに関する技術としては、たとえば昭和59年11月30日、株式会社オーム社発行、社団法人電子通信学会編の「LSIハンドブック」P485~P533などの文献に記載されている。

[0004]

【発明が解決しようとする課題】ところで、前記のようなSWS方式のDRAMにおいては、センスアンブ駆動MOSFETをメモリアレイの上部か下部(行方向)に配置することとなるため、センスアンブ動作時にYS線が活性化する際、センスアンプ駆動MOSFETの近端側ではセンスアンプの負荷が見えないために速くなってしまうこととなり、遠端側ではメモリアレイ内のセンスアンプの負荷が見えるために遅くなってしまうこととなる。

【0005】従って、このようなSWS方式のDRAMでは、メモリアレイ全体としてのYS線(Y選択線)の活性化タイミングを、誤動作を防ぐために遅い側に合わせることになり、よってこのSWS方式によるセンスアンプ駆動MOSFETの配置では高速化を行う際に問題となり、その改善が望まれている。

【0006】そこで、本発明の目的は、メモリアレイ構成にDWD方式を用い、YS線活性化の遠近端差を低減して高速化を図ることができるDRAMなどの半導体記憶装置を提供することにある。

【0007】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0008]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0009】すなわち、本発明の半導体記憶装置は、メモリアレイ構成にメインワード線およびサブワード線からなるDWD方式を用いた半導体記憶装置に適用されるものであり、このメモリアレイの構成において、メモリヤレイのワード線方向に分散配置されるサブワードドライバと、メモリアレイのデータ線方向に分散配置されるセンスアンプとの複数の交点領域(IS:Inter Section Area)に、センスアンプを駆動するためのセンスアンプ駆動回路と、センスアンプからのデータを出力するためのI/O制御回路とを配置するものである。

【0010】これらの複数のIS領域への配置においては、センスアンブ駆動回路をNチャネル型MOSFETおよびPチャネル型MOSFETによる回路と、Nチャネル型MOSFETのみによる回路とに分け、前者はIS領域のうちのセンスアンプを挟んで交互に区別される

3

第1のIS領域に配置し、後者とI/O制御回路は第2のIS領域に配置するようにしたものである。

【0011】特に、DRAMに適用して、センスアンプ駆動回路にはセンスアンプ駆動MOSFETを含み、かつI/O制御回路にはI/Oスイッチを含むようにしたものである。

[0012]

【作用】前記した半導体記憶装置によれば、メモリアレイの構成にDWD方式を採用し、サブワードドライバとセンスアンプとのIS領域を用いて、センスアンプ駆動 10回路を構成するセンスアンプ駆動MOSFETなどの分散配置や、I/O制御回路を構成するI/Oスイッチなどを配置することにより、YS線活性化の遠近端差を低減して高速化を可能とすることができる。

【0013】たとえば、記憶容量が2kビットのセンスアンプをメモリアレイの上部か下部(行方向)に配置されたセンスアンプ駆動MOSFETで動作させるより、サブワードドライバ領域で分割されたメモリアレイ(たとえば2kビットのセンスアンプを8分割すれば512ビットのセンスアンプとなる)をIS領域に分散配置し 20たセンスアンプ駆動MOSFETを用いて動作させる方が、YS線とセンスアンプ駆動MOSFETとの距離を短くしてYS線活性化の遠近端差を低減することができ、これにより距離に比例して大きくなる信号線の配線抵抗を小さくして動作を高速化させることができる。

【0014】さらに、センスアンブ駆動回路のうちのNチャネル型MOSFETのみによる回路を、I/O制御回路とともに回路索子数の多い第2の交点領域に配置することで、この交点領域へのWELL分離の不要なNチャネル型MOSFETの配置によって領域を有効的に活 30用することができる。

【0015】また、メモリアレイの構成において、センスアンプ駆動MOSFETの他に、I/OスイッチなどのI/O制御回路もIS領域に配置することで、チップサイズの縮小も可能とすることができる。

【0016】これにより、特にDWD方式を用いたDRAMにおいて、IS領域にセンスアンプ駆動回路とI/O制御回路とを配置することで、YS線活性化の遠近端差を低減して高速化が可能となり、さらにIS領域内へのセンスアンプ駆動回路とI/O制御回路との配置によ40ってチップサイズの縮小も可能となる。

[0017]

【実施例】以下、本発明の実施例を図面に基づいて詳細 に説明する。

【0018】図1は本発明の一実施例である半導体記憶装置を示すチップ構成図、図2は本実施例の半導体記憶装置におけるアレイ構成図、図3は本実施例に対応する比較例である半導体記憶装置におけるアレイ構成図、図4はセンスアンプ駆動回路とI/O制御回路を示す回路図である。

【0019】まず、図1により本実施例の半導体記憶装置の構成を説明する。

【0020】本実施例の半導体記憶装置は、たとえばメモリアレイ構成にDWD方式を用いたDRAMとされ、複数のメモリセルによる複数のメモリアレイMMATと、このメモリアレイMMATの行方向を選択するためのサブワードドライバSWDおよびメインワードドライバMWDと、列方向を選択するためのカラムデコーダソDECと、周辺回路としてのセンスアンプSA、センスアンプ制御回路ACTRL、ロウプリデコーダXPD、ロウアドレスバッファRAB、カラムプリデコーダYPD、カラムアドレスバッファCAB、アドレスマルチプレクサAMX、リフレッシュアドレスカウンタRFC、タイミング発生回路TG、データ入出力回路 I/Oなどから構成され、これらが周知の半導体製造技術によって1個の半導体チップ上に形成されている。

【0021】このDRAMにおいては、たとえば図2に示すように半導体チップの上部、下部にメモリアレイMMATが8分割されて配置され、さらにそれぞれが8分割されてメモリアレイMMAT7が配置されている。また、それぞれのメモリアレイMMAT0~MMAT7の間および両端にはセンスアンプSA0~SA8が配置され、またメモリアレイMMAT0~MMAT7の行方向にはサブワードドライバSWDが分散されて配置されている。

【0022】さらに、このメモリアレイMMAT0~MMAT7の構成においては、本実施例の特徴として、メモリアレイMMAT0~MMAT7の行方向に分散配置されるサブワードドライバSWDと、メモリアレイMMAT0~MMAT7の列方向に分散配置されるセンスアンプSAとのそれぞれの交点領域に、センスアンプSAを駆動するためのセンスアンブ駆動MOSFETなどからなるセンスアンプ駆動回路SADと、センスアンプSAからのデータを出力するためのI/OスイッチなどからなるI/O制御回路IOCとが配置されている。

【0023】また、半導体チップの中央部には、センスアンプ制御回路ACTRL、ロウブリデコーダXPD、ロウアドレスバッファRAB、カラムブリデコーダYPD、カラムアドレスバッファCAB、アドレスマルチブレクサAMX、リフレッシュアドレスカウンタRFC、タイミング発生回路TG、データ入出力回路I/Oなどが配置され、さらにこの中央部には外部接続用のポンディングバッドなども設けられている。

【0024】次に、本実施例の作用について、始めにこのDRAMにおけるそれぞれの構成要素の詳細、および動作概要などを含めて図1により詳細に説明する。

【0025】メモリアレイMMAT0~MMAT7には、図1の垂直方向(行方向)に平行して配置される複数のメインワード線とサブワード線、同図の水平方向(列方向)に平行して配置される複数の相補データ線、

50

も えル刑MのSFF:

およびこれらのワード線と相補データ線の交点に格子状 に配置される複数のダイナミック型メモリセルとが含ま れている。

【0026】このメモリアレイMMATを構成するワード線は、サブワードドライバSWDからメインワードワード線を介してメインワードドライバMWDに結合され、択一的に選択される。

【0027】メインワードドライバMWDには、特に制限されないが、たとえばロウアドレスバッファRABからi+1ピットの相補内部アドレス信号AX0*~AX 10i*(非反転内部アドレス信号AX0と反転内部アドレス信号AX0Bを合わせて相補内部アドレス信号YTAX0*のように表し、またAX0BのBは反転信号を表す)が供給される。

【0028】サブワードドライバSWDは、タイミング信号のXがハイレベルとされることで動作状態とされる。この動作状態において、メインワードドライバMWDは、アドレスマルチブレクサAMXから伝送されるロウアドレス信号を、タイミング発生回路TGから供給されるロウタイミング信号のXLに従って取り込み、保持20する。また、これらのロウアドレス信号AX0*~AXi*を形成し、メインワードドライバMWDに供給する。

【0029】アドレスマルチプレクサAMXは、特に制限されないが、たとえばDRAMが通常の動作モードとされ、タイミング発生回路TGからロウレベルのタイミング信号 ØREFが供給されるときに、外部端子AX0~AXiを介して時分割的に供給されるXアドレス信号AX0~AXiを選択し、前記ロウアドレス信号としてロウアドレスバッファRABに伝達する。

【0030】また、DRAMがCBRリフレッシュサイクルとされ、前記タイミング信号 ØREF がハイレベルとされるとき、リフレッシュアドレスカウン ØRF Cから供給されるリフレッシュアドレス信号を選択し、前記ロウアドレス信号としてロウアドレスパッファRABに伝達する。

【0031】リフレッシュアドレスカウンタRFCは、 特に制限されないが、たとえばDRAMがCBRリフレ ッシュモードとされるとき、タイミング発生回路TGか ら供給されるタイミング信号 ØRCに従って進歩動作を 40 行う。

【0032】一方、メモリアレイMMATを構成する相 補データ線は、その一方において、センスアンプSAに 対応する単位増幅回路に結合される。センスアンプSA のブロックは、メモリアレイMMATの各相補データ線 に対応して設けられる複数の単位増幅回路を含む。ま た、センスアンプSAのブロックには、前記単位増幅回 路の他に、DRAMが待機時に相補データ線対をイコラ イズするNチャネル型MOSFET、左右のメモリアレ イMMATを1個のセンスアンプSAのブロックが共有 50

するシェアード用のNチャネル型MOSFET、および 相補データ線をI/O線に接続するNチャネル型MOS FETが含まれている。

【0033】カラムデコーダYDECは、特に制限されないが、たとえばカラムアドレスバッファCABから相補内部アドレス信号が供給され、タイミング発生回路TGからタイミング信号 ダYが供給される。

【0034】カラムデコーダYDECは、前記タイミング信号 ØYがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、カラムデコーダYDECは、前記内部相補アドレス信号をデコードし、対応するデータ線選択信号を択一的にハイレベルとする。

【0035】カラムアドレスバッファCABは、外部端子A0~Aiを介して時分割的に供給されるYアドレス信号をタイミング発生回路TGから供給されるタイミング信号のYLに従って取り込み、保持する。また、これらのYアドレス信号をもとに、相補内部アドレス信号AY0*~AYi*を形成する。

【0036】相補共通データ線CD0*~CDi*は、特に制限されないが、たとえばデータ入出力回路I/Oに結合される。データ入出力回路I/Oには、タイミング発生回路TGからタイミング信号をWおよびをRが供給される。

【0037】センスアンプ制御回路ACTRLは、タイミング発生回路TGからマット選択信号MSおよびタイミング信号 のSAにより、前記センスアンプSAのプロック内の各回路を制御する。

【0038】タイミング発生回路TGには、外部装置から起動制御信号として、ロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WEおよび出力イネーブル信号/OEが供給され、前記外部起動制御信号をもとに、DRAMの動作モードを判定するとともに、前記各種のタイミング信号を形成し、DRAMの各部に供給する。

【0039】以上のようにして、DRAMのそれぞれの構成要素が動作し、メインワードドライバMWDおよびサプワードドライバSWDなどによりワード線を選択し、カラムデコーダYDECにより相補データ線を選択し、このワード線および相補データ線の交点に配置されるメモリアレイMMATのメモリセルに対して、書き込み、消去および読み出しによるデータの入出力を行うことができる。

【0040】次に、本実施例の特徴となるセンスアンプ 駆動回路SADとI/O制御回路IOCの配置について 図2~図4により説明する。

【0041】すなわち、本実施例においては、メモリア レイMMATの構成に図2のようなDWD方式を採用し ているために、サブワードドライバSWDとセンスアン プSAとの交点にIS領域が形成され、このIS領域を

用いて、センスアンプ駆動回路SADを構成するセンス アンプ駆動MOSFETなどの分散配置や、I/O制御 回路IOCを構成するI/Oスイッチなどを配置するこ とができる。

【0042】たとえば、本実施例に対応する比較例を示 す図3のように、メモリアレイ構成にSWS方式を用い た場合には、センスアンプ駆動MOSFETをメモリア レイMMATの上部か下部(行方向)にしか配置できな・ いため、この行方向に長く配置されるセンスアンプSA において、両端側のセンスアンプ駆動MOSFETに近 10 い部分と、中央部の遠い部分との距離に大きな差があ り、この近端側と遠端側との間に動作速度に影響する配 線抵抗の大きな違いが生じることになる。

【0043】これに対して、本実施例においては、図2 に示すようにメモリアレイMMATの行方向に分散配置 されるサブワードドライバSWDと、メモリアレイMM ATの列方向に分散配置されるセンスアンプSAとの交 点領域に、センスアンプ駆動回路SAD、I/O制御回 路IOCを配置することができるので、この行方向に長 く分散配置されるセンスアンプSAにおいて、両端側の 20 対して増幅のための電源を供給することができる。 センスアンプ駆動MOSFETに近い部分と、中央部の 遠い部分との距離の差が図3に比べて極めて小さくな り、この近端側と遠端側との間に生じる配線抵抗の違い を小さくして動作速度に対する影響を抑えることができ る。

【0044】さらに、センスアンプ駆動MOSFETの 配置においては、Nチャネル型MOSFETおよびPチ ャネル型MOSFETによる回路と、Nチャネル型MO SFETのみによる回路とに分け、またサブワードドラ イバSWDとセンスアンプSAとの複数の交点領域につ 30 いても、センスアンプSAを挟んで第1のIS領域と第 2のIS領域とに交互に区別し、第1のIS領域または 第2のIS領域に適したそれぞれの回路を配置すること で領域を有効的に活用している。

【0045】すなわち、センスアンプ駆動回路SAD は、図4に示すように、3つのNチャネル型MOSFE TQN1~QN3と1つのPチャネル型MOSFETQ P1とから構成され、センスアンプSAのSDN側に接 続されるNチャネル型MOSFETQN1のみによる回 路と、SDN側に接続されるNチャネル型MOSFET 40 QN2、SDP側に接続されるNチャネル型MOSFE TQN3およびPチャネル型MOSFETQP1による 回路とを分けて、前者のNチャネル型MOSFETQN 1のみによる回路を第2の I S領域に配置し、また後者 のNチャネル型MOSFETQN2, QN3およびPチ ャネル型MOSFETQP1による回路は第1のIS領 域に配置している。

【0046】さらに、第2のIS領域には、図4に示す ように5つのNチャネル型MOSFETQN4~QN8

つのインバータIV1、IV2から構成されるI/O制 御回路IOCも配置している。この第2のIS領域のよ うに回路素子数の多い領域には、I/O制御回路IOC のI/Oスイッチの他に、センスアンプ駆動回路SAD のうちのWELL分離の不要なNチャネル型MOSFE TQN1のみによる回路を配置することで領域を有効的 に活用することができる。

【0047】これらのセンスアンプ駆動回路SADのセ ンスアンプ駆動MOSFETは、センスアンプSAを駆 動するための電源を供給するものであり、Nチャネル型 MOSFETQN1, QN2はドレインが信号線SD N、ソースが電源VSSSAに接続され、ゲートに供給 される信号線SANの信号によって制御し、Nチャネル 型MOSFETQN3はドレインが信号線SDP、ソー スが電源VDLに接続され、ゲートに供給される信号線 SAP 2の信号によって制御し、さらにPチャネル型M OSFETQP1はドレインが信号線SDP、ソースが 電源VDDSAに接続され、ゲートに供給される信号線 SAP1Bの信号によって制御し、センスアンプSAに

【0048】また、I/O制御回路IOCのI/Oスイ ッチは、センスアンプSAのデータを出力するためにロ ーカル入出力線をメイン入出力線に接続するものであ り、Nチャネル型MOSFETQN4が接続される信号 線LIO、Nチャネル型MOSFETQN5が接続され る信号線LIOBと、Nチャネル型MOSFETQN7 とPチャネル型MOSFETQP2が接続される信号線 MIO、Nチャネル型MOSFETQN8とPチャネル 型MOSFETQP3が接続される信号線MIOBとの 間を、インパータIV1, IV2、Pチャネル型MOS FETQP4に供給される信号線EQIOBの信号によ って制御し、信号線LIO、LIOBと信号線MIO、 MIOBとを接続することができる。

【0049】なお、この図4における信号線について は、LIO, LIOBがローカル入出力線、MIO, M IOBがメイン入出力線、VSSSA, VDDSAがセ ンスアンプ専用電源線、VDLがメモリアレイ電源線、 EQIOBが入出力線イコライズ線、VBLRが1/2 VDD電源線、SAN, SAP2, SAP1Bがセンス アンプ駆動信号線、SDNがコモンソースNチャネル 線、SDPがコモンソースPチャネル線をそれぞれ示し ている。

【0050】このように、複数存在するIS領域の中 で、第1のIS領域にはNチャネル型MOSFETQN 2, QN3とPチャネル型MOSFETQP1によるセ ンスアンプ駆動MOSFETを、第2のIS領域にはI /OスイッチとNチャネル型MOSFETQN1のみに よるセンスアンプ駆動MOSFETを交互に配置するこ とにより、メモリアレイMMAT内のYS線活性化の速 と3つのPチャネル型MOSFETQP2~QP4と2 50 度に影響するセンスアンプSAの近端側と遠端側との遠

1Ó

近端差を小さくすることができる。

【0051】また、以上のようなメモリアレイMMATの構成において、センスアンプ駆動回路SADを構成するセンスアンプ駆動MOSFETの他に、I/OスイッチなどのI/O制御回路IOCもIS領域のうちの第2のIS領域に配置することで、このIS領域を有効に活用してチップサイズを縮小することができる。

【0052】従って、本実施例のDRAMによれば、メモリアレイMMATの構成にDWD方式を用い、分散配置されるサブワードドライバSWDとセンスアンプSA 10との複数のIS領域に、センスアンプ駆動MOSFETによるセンスアンプ駆動回路SADと、I/OスイッチによるI/O制御回路IOCを配置することにより、センスアンプ駆動回路SADから電源が供給されるセンスアンプSAにおいて、センスアンプ駆動MOSFETからの距離の差を小さくしてYS線活性化の遠近端差を低減することができるので、信号線の配線抵抗を小さくして動作を高速化させることができる。

【0053】さらに、センスアンブ駆動MOSFETの うちのNチャネル型MOSFETQN1のみによる回路 20 を、I/O制御回路IOCとともに回路索子数の多い第 2のIS領域に配置することで、この第2のIS領域へ のWELL分離の不要なNチャネル型MOSFETQN 1の配置によって領域を有効的に活用することができ る。

【0054】また、メモリアレイMMATの構成において、センスアンプ駆動MOSFETの他に、I/OスイッチなどのI/O制御回路IOCもIS領域に配置することで、チップサイズを縮小することも可能となる。

【0055】以上、本発明者によってなされた発明を実 30 施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0056】たとえば、前記実施例のDRAMについては、メモリアレイが半導体チップの上部、下部に8分割され、さらにそれぞれが8分割されて配置される場合について説明したが、本発明は前記実施例に限定されるものではなく、このような分割方式については記憶容量、ワード線階層数、周辺回路やボンディングバッドの位置などに応じて種々の変形構成についても広く適用可能で40ある。

[0057]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0058】(1). DWD方式を用いたメモリアレイ構成において、サブワードドライバとセンスアンプとの交点

のIS領域に、センスアンプ駆動MOSFETによるセンスアンプ駆動回路とI/OスイッチによるI/O制御回路とを配置することにより、YS線活性化の遠近端差を低減することができるので、動作速度の高速化が可能となる。

【0059】(2).センスアンプ駆動回路のうちのNチャネル型MOSFETのみによる回路を、I/O制御回路とともに回路索子数の多い第2のIS領域に配置することができるので、このIS領域へのWELL分離の不要なNチャネル型MOSFETの配置によって領域の有効的な活用が可能となる。

【0060】(3). I S領域内に、センスアンプ駆動MO SFETによるセンスアンプ駆動回路の他に、I/OスイッチによるI/O制御回路を配置することができるので、チップサイズの縮小が可能となる。

【0061】(4).前記(1)~(3)により、特にDWD方式を用いたDRAMにおいて、IS領域へのセンスアンプ駆動回路とI/O制御回路との配置によって、YS線活性化の遠近端差を低減した高速化と、チップサイズの縮小化が実現できる半導体記憶装置のレイアウト設計が可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体記憶装置を示す チップ構成図である。

【図2】本実施例の半導体記憶装置におけるアレイ構成 図である。

【図3】本実施例に対応する比較例である半導体記憶装置におけるアレイ構成図である。

【図4】本実施例におけるセンスアンブ駆動回路とI/ 〇制御回路を示す回路図である。

【符号の説明】

MMAT メモリアレイ

SWD サブワードドライバ

MWD メインワードドライバ

YDEC カラムデコーダ

SA センスアンプ

ACTRL センスアンプ制御回路

XPD ロウプリデコーダ

RAB ロウアドレスバッファ

YPD カラムプリデコーダ

CAB カラムアドレスバッファ

AMX アドレスマルチプレクサ


RFC リフレッシュアドレスカウンタ

TG タイミング発生回路


I/O データ入出力回路

SAD センスアンプ駆動回路

IOC I/O制御回路




【図2】



【図3】

図 3



フロントページの続き

(72)発明者 久保田 記章

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 小松崎 勝雄

茨城県稲敷郡美浦村木原2350 日本テキサ

ス・インスツルメンツ株式会社内

(72)発明者 文 裕俊

茨城県稲敷郡美浦村木原2350 日本テキサ

ス・インスツルメンツ株式会社内

(72)発明者 三谷 真司

茨城県稲敷郡美浦村木原2350 日本テキサ

ス・インスツルメンツ株式会社内